获取下载链全程约 1 分钟

打开微信，搜索「软件教程管家」关注，或长按下方二维码关注
回复关键词 luna
公众号自动回复网盘链接，点击即可保存下载

打开微信扫一扫关注
或搜索【软件教程管家】

项目	内容
项目名称	LUNA
仓库地址	github.com/greatscottgadgets/luna
Stars	1,144
开源协议	README 未注明许可证条款，商用前请查看仓库许可证文件确认
主要技术	Python、Amaranth HDL
覆盖速度	低速、全速、高速 USB；超高速为实验性能力
上手方式	克隆仓库后按 Read the Docs 的安装指引搭建环境

快速判断

如果目标是使用 FPGA 和 Amaranth HDL 构建 USB 设备、分析 USB 协议，或把 USB 外设接入 Wishbone SoC，LUNA 值得作为候选框架评估。它更适合具备硬件描述语言、FPGA 和 USB 调试能力的开发团队；若需要现成的独立 USB 分析产品、已验证的超高速 USB 能力，或当前摘要未明确的代理功能，应先完成硬件与源码验证。

核心功能

低速、全速与高速 USB 协议分析门级逻辑：提供面向三种速度的协议分析门级逻辑，配合 Cynthion 硬件与 Packetry 软件实现被动 USB 监听。
在门级逻辑、软件或软硬结合中创建 USB 设备：支持在 FPGA 门级逻辑、软件或软硬结合中创建 USB 设备，不局限于某一种实现方式。
生成面向 Wishbone 总线的自定义外设：可生成面向 Wishbone 总线的自定义外设，用于接入新的或现有 SoC，luna-soc 库提供简化的 SoC 开发自动化。
核心 Python 工具包与完整配套：项目包含核心 Python 工具包、门级逻辑组件、示例、应用程序和 Sphinx 文档，代码组织清晰。
与周边开源项目明确关联：README 明确列出与 Cynthion、Packetry、Facedancer 等项目的协作关系，便于规划工具链。

安装与接入步骤

先确认团队具备 FPGA 硬件、Amaranth 开发环境与 USB 调试基础，这是使用 LUNA 的前置条件，缺任何一项都应先补齐再评估。
从 GitHub 克隆仓库，按 Read the Docs 上的安装指引配置 Python 与 Amaranth 环境，具体硬件型号、工具链与环境要求以文档和源码为准。
先跑仓库 examples 里的示例，在示例上验证门级逻辑与工具链能正常工作，再动手接自己的目标场景。
协议分析场景结合 Cynthion 硬件与 Packetry 软件搭建监听链路，不要只凭 LUNA README 推断能独立完成完整分析流程。
SoC 场景结合 luna-soc 与 Wishbone 总线生成自定义外设，接入新 SoC 或已有 SoC 设计前先核对总线接口。
超高速 USB、USB 代理与部分安全研究能力在 README 中标注为实验性或未来方向，列入计划前先按目标场景单独验证。

接入后先做的 3 项设置

先在示例上验证，再接真实硬件：门级逻辑改动先在示例和仿真里跑通，确认行为符合预期后再烧到 FPGA 上调试，避免直接在硬件上排错。
超高速能力按实验性对待：README 明确标注超高速 USB 支持为实验性能力，选型前必须结合具体实现验证，不要按已交付功能写进方案。
升级前核对三方接口变化：升级时同时检查门级逻辑、Python 工具包、配套硬件与外部项目之间的接口变化，公开摘要未完整说明长期维护策略，需结合 README、文档和源码确认维护状态。

使用场景

低速、全速或高速 USB 协议监听；在 FPGA 门级逻辑、软件或软硬结合中创建 USB 设备；为新的或已有 SoC 构建基于 Wishbone 总线的 USB 外设；也可作为评估 USB 代理、逆向工程和安全研究方向的基础组件，但后两类能力需以项目实际实现为准。

主要优势

同时覆盖 USB 协议监听、设备门级开发和 SoC 外设集成等硬件开发场景，一套工具链走到底。
以 Amaranth HDL 和 Python 为基础，便于在硬件逻辑与软件控制之间结合实现 USB 功能。
提供 Wishbone 总线外设生成能力，适合纳入已有或新建 SoC 设计。
代码组织清晰，包含核心工具包、门级逻辑、示例、应用程序和文档，上手路径明确。
README 明确列出与 Cynthion、Packetry、Facedancer 等项目的协作关系，便于规划工具链。

限制与注意点

超高速 USB 支持在 README 中明确标注为实验性能力，选型前需要结合具体实现验证。
USB 被动监听场景依赖 Cynthion 等硬件及 Packetry 等配套软件，不能仅凭 LUNA README 推断独立完成完整分析链路。
README 将 USB 代理、中间人处理和部分安全研究能力描述为未来方向，不能按当前已交付功能使用。
具体 FPGA 器件、综合工具链、操作系统和 Python 环境兼容性未在摘要中完整说明，需查看文档或源码确认。
公开摘要未完整说明长期维护策略，需结合 README、文档和源码确认维护状态。

适合人群与选型建议

适合使用 FPGA、Amaranth HDL 和 Python 开发 USB 硬件功能的开发者，以及进行 USB 协议分析、设备原型设计、SoC 集成或硬件安全研究的团队。优先选择 LUNA 的条件是项目需要可编程 FPGA USB 门级逻辑、USB 设备原型、协议监听或 Wishbone 外设生成，并且团队能够维护硬件和 HDL 工具链。如果主要需求是软件层 USB 设备模拟，可同时比较 Facedancer；如果需要配套硬件分析流程，应评估 LUNA 与 Cynthion、Packetry 的组合。